簡介

現(xiàn)場可編程門陣列 (FPGA) 的供電對電源工程師來說是一項挑戰(zhàn)，因為其邏輯單元數(shù)量不斷增加，復雜性也不斷提高。而且，這種半導體器件具有高度可配置性，允許設計人員定義時鐘和鎖相環(huán) (PLL) 頻率，并配置其中的邏輯元件。此外，定義 FPGA 的功耗也是其中一項繁雜的工作，因為它取決于固件、FPGA 型號和操作條件等多種因素。大多數(shù) FPGA 供應商提供的功耗數(shù)據(jù)可能包含了不同條件下的不同功耗目標；這些數(shù)據(jù)至關(guān)重要，因為 FPGA 應用范圍非常廣泛，包括通信、工業(yè)、汽車和醫(yī)療設備等領域。

本文重點介紹 Intel Agilex FPGA 的電源設計，我們將闡述 MPS 的全集成 MPM3698 和 MPM3699 電源模塊如何做到在最小化解決方案空間的同時，還能滿足最具挑戰(zhàn)性的規(guī)格之一：在超快速功率瞬變期間將輸出電壓 (VOUT) 精確度保持在 2% 或 3% 以內(nèi)。

FPGA 電源挑戰(zhàn)

如何高效利用空間是FPGA設計中的一個關(guān)鍵挑戰(zhàn)，因為它影響成本、性能以及功耗，是電源工程師和設計人員需要考慮的關(guān)鍵問題。圖 1 顯示了 FPGA 電源面臨的主要挑戰(zhàn)。

FPGA主要有兩種類型的電源軌：結(jié)合了硬處理器系統(tǒng) (HPS) 的內(nèi)核，以及收發(fā)器。FPGA內(nèi)這兩種不同的電源域有著不同的設計限制：內(nèi)核和 HPS 電源軌要求在不同負載和溫度下保持穩(wěn)定的精度，而噪聲敏感的收發(fā)器則要求其輸出低于一定的噪聲水平。

下一代 FPGA 更是包含多個內(nèi)部電源域，它們分為幾組，且必須按照特定順序啟動或關(guān)閉才能保證正常的工作。圖 2 顯示了 Intel Agilex 樹組的啟動和關(guān)閉順序。正確的上電排序有助于防止電壓尖峰、過大的電流消耗、時鐘不穩(wěn)定導致的時序違規(guī)，以及其他可能導致?lián)p壞或故障的電氣問題。

另一方面，輸出電壓紋波 (?VOUT) 或與標稱電壓規(guī)格之間的允許偏差也需要重點考量，大多數(shù)電源軌都要求 VOUT 精度在 2% 或 3% 以內(nèi)。這是FPGA 設計中最具挑戰(zhàn)性的要求之一，特別是在工作負載動態(tài)變化或者器件不同部分要根據(jù)需要激活或停用的應用中。電壓紋波過大會導致 FPGA運行出現(xiàn)問題，尤其是在敏感的模擬或混合信號應用中。圖 3 顯示了負載電流的變化未導致 VOUT 出現(xiàn)明顯偏差（在±3% 目標容限范圍內(nèi)）的情況。

電壓控制器電路可以將 VOUT 限制在目標容限范圍內(nèi)。這些電路能調(diào)整電壓以滿足指定水平，預防不必要的波動影響 FPGA 和連接組件的性能和可靠性。為了獲得最佳性能，有必要將每個 FPGA 電源軌的電壓水平都保持在指定容限范圍之內(nèi)。此外，將 VOUT 保持在目標容限范圍內(nèi)還可以確保精確的信號處理，并保證與系統(tǒng)中其他器件之間的兼容性。

功耗估算

工作負載變化在FPGA應用中很常見，尤其是在電信、軟件定義無線電 (SDR)、圖像處理和邊緣計算等領域。在這些應用中，F(xiàn)PGA 必須適應不斷變化的數(shù)據(jù)和處理需求。

一個優(yōu)秀的 FPGA 器件應支持動態(tài)重新配置，允許在運行過程中調(diào)整器件功能，以提供針對不同任務的多種模式。深入了解工作負載的變化，可以簡化估算和測量功耗的復雜任務。功耗估算可能是一個需要隨著設計發(fā)展而不斷改進的迭代過程。詳盡分析通常需要對設計功能、資源利用率和運行特性有一定的了解，包括了解 FPGA 器件可能從其電源中汲取并通過內(nèi)部電路分配的電流量。這些電流通過利用高速 I/O 接口、驅(qū)動外部負載，或處理數(shù)據(jù)密集型工作負載，可以激活大量的邏輯元件。

但這些因素都可能導致功耗的增加。因此，在設計電路板時必須為每個電源軌定義適當?shù)碾娏?，以確保 FPGA 安全可靠地運行。這其中涉及了選擇適當?shù)姆€(wěn)壓器、電源和配電網(wǎng)絡來處理電流需求。

大多數(shù) FPGA 供應商都會提供工具來估算最壞情況下的耗電器件利用率，幫助FPGA 設計人員預測合理精度下的設計功耗。這些工具還可以指導設計人員做出熱管理決策，以確保 FPGA 運行穩(wěn)定，不會出現(xiàn)電壓波動、過熱或潛在損壞，同時還滿足性能和功率要求?？傊?，了解靜態(tài)功耗（即器件啟動時的漏電流）和工作頻率導致的動態(tài)功耗非常重要。

采用 MPS 電源模塊的 Agilex 電源樹

電源樹用圖形方式表達了電源管理的架構(gòu)。在本架構(gòu)中，電源傳輸?shù)妮斎腚妷?VIN) （通常在 4V 和 16V 之間）被轉(zhuǎn)換為FPGA所需的電壓，并確保器件的每個部分都接收到所需的電壓和電流。圖 4 顯示了采用完整 MPS 解決方案的 Intel Agilex FPGA 電源樹。其中軌 1 采用了 MPM3698 和 MPM3699 模塊，可處理高達 200A 的電流。該軌需要0.8V 標稱 VOUT ，最大容限為 ±3%（DC + AC）。

MPS 全集成電源模塊將控制器、功率級、電感和大多數(shù)無源元件整合到一個封裝中。這種布局經(jīng)過優(yōu)化，可減少電路寄生電感和電容，改善與 PCB連接之間的散熱效率，并提高整體系統(tǒng)效率。

此外，MPS 電源模塊還提供各種故障保護功能，例如過壓保護 (OVP)、欠壓保護 (UVP)、過溫關(guān)斷保護，以及多種節(jié)能技術(shù)，包括自適應電壓調(diào)節(jié) (AVP)、自動切相和電壓識別 (VID) 代碼功能等。MPS 提供的 Virtual Bench Pro 4.0 軟件也全面支持 MPM3698 的所有功能，該軟件可幫助用戶根據(jù)不同的系統(tǒng)要求配置器件。

電源模塊通過將各種組件（包括穩(wěn)壓器、電感和電容）整合到單個模塊中來簡化電源的設計。這種集成型設計最大限度地減少了分立元件的數(shù)量并加快了整體設計流程，同時還簡化了 PCB 上輸入和輸出電容的選擇并提高了電源設計的整體效率。設計人員只需在 PCB 上配置輸入和輸出電容，即可完成整個電源模塊的設計。他們能夠在短時間內(nèi)充分利用數(shù)字控制和排序優(yōu)勢開發(fā)出新的應用。

此外，電源模塊采用標準封裝，具有通用引腳排列，因此易于集成到電路中；而且緊湊的設計使其成為空間受限應用的理想選擇。電源模塊常用于各種應用，包括 FPGA、微控制器和其他電子設備的電源。圖 5 顯示了一個采用高精度無源元件的電源模塊布局示例。

快速功率瞬變的電源設計

FPGA的靈活性和可配置性要求其電源與之相匹配，以滿足這些設備的動態(tài)功率要求。在 FPGA 配置和模式頻繁變化的應用中，電源的適應性非常重要。

MPM3698 和 MPM3699 是MPS提供的全集成電源模塊，它們結(jié)合兩種主要通信協(xié)議PMBus 和 AVSBus提供了尖端的FPGA電源解決方案。PMBus 協(xié)議允許實時監(jiān)控電源參數(shù)，例如電壓、電流和溫度。它支持數(shù)字控制環(huán)路配置以滿足 FPGA 嚴格的電壓調(diào)節(jié)要求，并能在劇烈負載階躍期間調(diào)整反饋環(huán)路。PMBus 還支持英特爾智能電壓識別 (SmartVID)技術(shù)。這種電源優(yōu)化技術(shù)利用PMBus 的自適應電壓調(diào)節(jié)來補償過程的變化，節(jié)省了功耗，優(yōu)化了能效和性能。圖 6 顯示了 VCC 軌上 的SmartVID 控制器常見配置。

本用例采用英特爾 FPGA 功耗和熱計算器來估算英特爾 Agilex 內(nèi)核電壓 (VCC) 和外設電壓 (VCCP)的功耗。階躍負載的計算如下：80%的內(nèi)核利用率， 80%的數(shù)字信號處理器 (DSP) 利用率，30%的M20K 內(nèi)存塊利用率，切換率假設為 15%。

表 1 顯示了估計條件下的初始階躍負載和斜率。

此外，英特爾參考設計 中的 EVINAG-001-A FPGA 評估板（見圖 7）也可用于評估 MPS 電源模塊的性能，并檢查是否符合表 1 中的規(guī)格。

通過表 1 中給出的規(guī)格， VCC/VCCP 內(nèi)核軌的負載瞬態(tài)響應和紋波測量如圖8所示。所需總輸出電容為 32 個47μF 多層陶瓷電容(MLCC) 和 4 個330μF 聚合物電容 (POSCAP)。

如圖 8 所示，負載瞬變期間的峰峰值 VOUT 為 228.1mV，重載電流（右側(cè)波形）下的輸出紋波測量值為 12.264mV，在 ±3% 的最大 VOUT 容限（DC + AC）范圍之內(nèi)。

請參閱 EVINAG-01-A 測試報告，了解在不同負載階躍規(guī)格下，采用完整 MPS 模塊解決方案的 Intel Agilex FPGA 電源樹的其他測量值。

輸出電容設計指南

為保證可靠且恒定的FPGA運行，在功耗動態(tài)變化期間提供穩(wěn)定的電源至關(guān)重要。影響電源穩(wěn)定的因素很多，優(yōu)化負載瞬變期間的控制環(huán)路行為可確保電源 VOUT 保持在指定的容限范圍內(nèi)，除此之外，旁路和去耦電容的正確選擇對于保持 VOUT 恒定也起著關(guān)鍵的作用。尤其是在高速、高密度 的PCB 設計中，去耦網(wǎng)絡的微小改進都可能對 FPGA 的整體性能和信號完整性產(chǎn)生重大影響。去耦電容在整個 PCB 布局中的放置應有 策略，以實現(xiàn)電源和接地連接之間的有效過濾和去耦為目標。

此外，每個內(nèi)核BGA 引腳都需直接連接到高質(zhì)量陶瓷電容。盡管傳統(tǒng)設計指南都建議將去耦電容放置在 PCB 的底部，但有必要了解其中涉及的權(quán)衡和考量因素。在空間受限的區(qū)域集成額外部件需要分配電容以共享相同的過孔。過孔的寄生元件（例如電感和電阻）會影響去耦網(wǎng)絡的有效性，而且在某些情況下共享過孔可能會影響整體性能。圖 9 顯示了FPGA 設計的推薦電容布局。

總結(jié)

FPGA技術(shù)的發(fā)展通常遵循以下趨勢：提高密度和性能，同時降低功耗和空間要求。在空間嚴重受限的 FPGA 應用中，緊湊型電源模塊可以提供非常有價值的解決方案，它可以節(jié)省空間并最大限度地降低寄生元件影響配電網(wǎng)絡 (PDN) 的風險。盡管與分立元件相比，緊湊型電源模塊單位成本可能略高，但最終卻可以通過減少元件數(shù)量、裝配時間并降低設計出錯風險來節(jié)省成本，這對于快速原型設計和生產(chǎn)效率尤其有利。

本文介紹了一種采用 MPM3698 和 MPM3699 實現(xiàn)的 FPGA 電源模塊解決方案，該方案可簡化布局并優(yōu)化無源元件，縮小封裝環(huán)路而提高 EMI 性能。該方案提供穩(wěn)定且可承受的 VOUT 容限，并能在超快速功率瞬變期間為 FPGA 提供干凈的電源。即刻查閱 MPS 的全系列 降壓電源模塊 ，為您的智能 FPGA 電源解決方案匹配最佳選擇。